

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2002-123190

(P2002-123190A)

(43) 公開日 平成14年4月26日 (2002.4.26)

| (51) Int.Cl. ⁷ | 識別記号 | F I | テームコード* (参考) |
|---------------------------|-------|--------------|-----------------|
| G 0 9 F 9/00 | 3 5 2 | G 0 9 F 9/00 | 3 5 2 5 C 0 9 4 |
| | 3 3 8 | 9/30 | 3 3 8 5 G 4 3 5 |
| | 3 6 5 | | 3 6 5 Z |

審査請求 未請求 請求項の数18 O L (全 21 頁)

(21) 出願番号 特願2001-169394(P2001-169394)
(22) 出願日 平成13年6月5日(2001.6.5)
(31) 優先権主張番号 特願2000-168143(P2000-168143)
(32) 優先日 平成12年6月5日(2000.6.5)
(33) 優先権主張国 日本 (J P)


(71) 出願人 000153878
株式会社半導体エネルギー研究所
神奈川県厚木市長谷398番地
(72) 発明者 ▲ひろ▼木 正明
神奈川県厚木市長谷398番地 株式会社半
導体エネルギー研究所内
Fターム(参考) 5C094 AA42 AA43 AA48 BA03 BA27
CA19 DA09 DA13 DB01 DB04
EA04 EA10 FA01 FA02 FB12
FB14 FB15 GB10
5G435 AA17 BB05 CC09 HH12 HH13
HH14 KK05 KK10

(54) 【発明の名称】 素子基板の検査装置及びそれを用いた検査方法

(57) 【要約】

【課題】 発光装置において、画素における不良の検査
を作製工程の途中で行うことで、製品の低コスト化を図
る。

【解決の手段】 本発明の検査装置を用いて、素子基板
上の画素に形成されたTFT、及び周辺駆動回路に形成
されたTFTを検査することにより、発光装置を完成さ
せる前の段階で不良を発見することが出来る。これによ
り、不良品を最終工程まで通すことにより生じるロスの
低減及びリペアでの修復による歩留まりの向上に寄与す
ることが出来る。



101: 電極線 102: 対向電極 103: 素子基板 104: 電極
105: 電極線 106: 対向電極 107: 電極線 108: 電極線
109: 電極線 110: 電極線 111: 電極線 112: 電極線
113: 電極線 114: 電極線 115: 電極線 116: 電極線
117: 電極線 118: 電極線 119: 電極線 120: 電極線
121: 電極線 122: 電極線

【特許請求の範囲】

【請求項1】電磁波源と、

対向検出基板とを有し、

前記電磁波源は、前記対向検出基板と検査される素子基板との間の気体を電離させるものであることを特徴とする素子基板の検査装置。

【請求項2】請求項1において、前記電磁波源とは、

0.01～100nmの波長の電磁波またはX線を発生するものであることを特徴とする素子基板の検査装置。

【請求項3】請求項1または請求項2において、

前記対向検出基板と前記素子基板の間の電流を測定する手段を有することを特徴とする素子基板の検査装置。

【請求項4】請求項1乃至請求項3のいずれかにおいて、

前記対向検出基板が対向検出電極を有することを特徴とする素子基板の検査装置。

【請求項5】請求項4において、前記対向検出電極が

0.01～100nmの波長の電磁波またはX線を透過させる導体からなることを特徴とする素子基板の検査装置。

【請求項6】請求項5において、前記対向検出電極がベリリウムまたはアルミニウムからなることを特徴とする素子基板の検査装置。

【請求項7】請求項1乃至請求項6のいずれかにおいて、

前記対向検出基板がTF TおよびTF Tに接続した電極を複数有することを特徴とする素子基板の検査装置。

【請求項8】請求項1乃至請求項7のいずれかにおいて、

前記素子基板を電磁波源と素子基板上の検出位置が最短距離になるように移動させる手段を有することを特徴とする素子基板の検査装置。

【請求項9】請求項1乃至請求項7のいずれかにおいて、

前記対向検出基板および前記素子基板を前記電磁波源と前記素子基板上の検出位置及びそれに対応した対向検出電極の位置が最短距離になるように移動させる手段を有することを特徴とする素子基板の検査装置。

【請求項10】請求項1乃至請求項9のいずれかに記載の素子基板の検査装置を用いて素子基板と対向検出基板の間の電流を測定し、前記素子基板の各画素電極の通電状態を検査することを特徴とする素子基板の検査方法。

【請求項11】電磁波源から電磁波を照射し、

前記対向検出基板と検査される素子基板との間の気体を電離させることを特徴とする素子基板の検査方法。

【請求項12】請求項11において、前記電磁波源から0.01～100nmの波長の電磁波またはX線を発生させることを特徴とする素子基板の検査方法。

【請求項13】請求項11または請求項12において、

前記対向検出基板と前記素子基板の間の電流を測定することを特徴とする素子基板の検査方法。

【請求項14】請求項11乃至請求項13のいずれかにおいて、

前記素子基板を前記電磁波源と前記素子基板上の検出位置が最短距離になるように移動させることを特徴とする素子基板の検査方法。

【請求項15】請求項11乃至請求項17のいずれかにおいて、

10 前記対向検出基板および前記素子基板を前記電磁波源と前記素子基板上の検出位置及びそれに対応した前記対向検出電極の位置が最短距離になるように移動させることを特徴とする素子基板の検査方法。

【請求項16】半導体素子と接続された電極を有する素子基板を形成し、

前記素子基板を検査し、

前記半導体素子に接続された電極に接してEL層を形成し、

20 前記EL層に接した電極を形成する発光装置の作製方法であって、

前記素子検査は、電磁波源から電磁波を照射し、

前記素子基板と前記対向検出基板との間の気体を電離させ、

前記素子基板と前記対向検出基板の間の電流を測定し、

前記素子基板の各画素電極の通電状態を検査することを特徴とする発光装置の作製方法。

【請求項17】請求項16において、前記電磁波源から0.01～100nmの波長の電磁波またはX線を発生させることを特徴とする発光装置の作製方法。

30 【請求項18】請求項16または請求項17に記載の作製方法で作製されたことを特徴とする発光装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、EL（エレクトロルミネッセンス）素子を基板上に作り込んで形成された発光装置において、EL素子を形成する前に画素部が正常に動作するかを検査する装置及び検査方法に関する。特に半導体素子（半導体薄膜を用いた素子）を用いた発光装置において、EL素子を形成する前に画素部が正常に動作するかどうかを検査する装置、検査方法、検査方法を作製行程の途中に含む発光装置の作製方法、および作製方法を用いて作製された発光装置に関する。

【0002】なお、本発明におけるEL素子とは、一対の電極間にEL層が挟まれた構造を有し、EL層は、電界を加えることで蛍光又は燐光から成る発光が得られる有機化合物を含む層のことをいう。

【0003】また、本発明の検査装置により検査される発光装置とは、EL素子を用いた画像表示デバイスもしくは発光デバイスを指す。また、EL素子にコネクタ
40 ー、例えば異方導電性フィルム（FPC：Flexible Prin

ted Circuit)もしくはTAB (Tape Automated Bonding) テープもしくはTCP (Tape Carrier Package) が取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、またはEL素子にCOG (Chip On Glass) 方式によりIC (集積回路) が直接実装されたモジュールも全て発光装置に含むものとする。

【0004】

【従来の技術】近年、基板上にTFT (thin film transistor) を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置 (発光装置) への応用開発が進められている。特に、ポリシリコン膜を用いたTFTは、従来のアモルファスシリコン膜を用いたTFTよりも電界効果移動度 (モビリティともいう) が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。

【0005】このようなアクティブマトリクス型の発光装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、電気光学装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。

【0006】さらに、自発光型の素子としてEL素子を有したアクティブマトリクス型の発光装置 (ELディスプレイを含む) の研究が活発化している。発光装置は有機ELディスプレイ (OLED: Organic EL Display) 又は有機ライトエミットングダイオード (OLED: Organic Light Emitting Diode) とも呼ばれている。

【0007】発光装置が有するEL素子是一对の電極 (陽極と陰極) 間に有機化合物からなるEL層が挟まれた構造となっているが、EL層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTanakaらが提案した「正孔輸送層/発光層/電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められている発光装置は殆どこの構造を採用している。

【0008】また他にも、陽極上に正孔注入層/正孔輸送層/発光層/電子輸送層、または正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。

【0009】本明細書において陰極と陽極の間に設けられる全ての層を総称してEL層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てEL層に含まれる。

【0010】そして、上記構造からなるEL層に一对の電極から所定の電圧をかけ、それにより発光層においてキャリアの再結合が起こって発光する。なお本明細書中では、陽極、EL層及び陰極で形成される発光素子をEL素子と呼ぶ。

【0011】EL素子が有するEL層は熱、光、水分、酸素等によって劣化が促進されることから、一般的にアクティブマトリクス型の発光装置の作製において、画素部に配線やTFTを形成した後にEL素子が形成される。

【0012】そしてEL素子が形成された後、EL素子が設けられた基板 (ELパネル) とカバー材とを、EL素子が外気に曝されないように貼り合わせてシール材等により封止 (パッケージング) する。

10 【0013】パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ (FPC、TAB等) を取り付けて、アクティブマトリクス型の発光装置が完成する。

【0014】

【発明が解決しようとする課題】しかし、アクティブマトリクス型の発光装置において、EL素子的一对の電極からEL層にかける所定の電圧 (EL層に流れる電流) は、各画素に設けられたトランジスタによって制御される。そのため、画素部が有するトランジスタが正常に機能しなかったり、配線が断線またはショートするなど、何らかの不具合が生じると、EL素子が有するEL層に所定の電圧 (電流) をかけることができなくなる。その場合、画素は所望の階調を表示することができなくなってしまう。

【0015】しかし、このように画素部においてEL素子の発光を制御する配線やトランジスタに何らかの不具合が生じていても、発光装置を完成させて実際に表示を行うまで、その不具合の存在を確認することが難しい。30 そのため実際には製品にならない画素部を有していても、検査により良品との区別をつけるためには、EL素子を完成させ、パッケージングし、コネクタを取り付けて発光装置として完成させる必要がある。この場合、EL素子を形成する工程と、パッケージングする工程と、コネクタを取り付ける工程とが無駄になるため時間とコストを抑えることができない。また多面取りの基板を用いてELパネルを形成する場合でも、パッケージングして、コネクタを取り付ける工程が無駄になり、同様に時間とコストを抑えることができない。

40 【0016】アクティブマトリクス型の発光装置に先行して量産化されているアクティブマトリクス型の液晶ディスプレイでは、2つの基板間に液晶を封入して液晶ディスプレイを完成させる前に、すなわち、画素部において配線やTFTを形成した後で、各画素が有するコンデンサに電荷を蓄積し、その電荷量を各画素に測定して、画素部に不具合が生じていないかどうかを確認している。

50 【0017】しかし、アクティブマトリクス型の発光装置の場合、一般的に各画素にTFTが2つ以上設けられていることが多い。そして、EL素子が有する一方の電

極(画素電極)とコンデンサとが、トランジスタを間に介して接続されている場合がある。この場合、コンデンサに蓄積した電荷量を測定しても、コンデンサと画素電極との間に接続されている配線及びトランジスタに不具合があるかどうかを確認することが難しい。また、発光装置の場合にはE.L.素子に電流を流す必要があることから、流れる電流値を測定することも必要である。

【0018】アクティブマトリクス型の発光装置の量産化に向けて、発光装置を完成させる前に、画素部において配線及びトランジスタに不具合が生じていないか、言い換えると、各画素のE.L.素子の画素電極に所定の電圧を印加することができるか(もしくは、所定の電流を流すことができるか)どうかの検査方法の確立が求められている。

【0019】

【発明を解決するための手段】本発明で開示する電磁波を用いた検査方法では、素子基板上に形成された半導体素子や、これに接続され、マトリクス状に形成された画素及び配線における欠陥があるかどうかを検査する。

【0020】なお、本明細書中において素子基板とは、基板上に配線及び半導体素子を形成した後、画素部に独立して形成される画素のうち、半導体素子に接続された画素電極まで形成された状態のものをいう。また、半導体素子とは、半導体物質を用いたスイッチング機能を単独または複数で構成される素子のことをいい、トランジスタ、特に電界効果型トランジスタ、代表的にはMOS(Metal Oxide Semiconductor)トランジスタや薄膜トランジスタ(Thin Film Transistor: TFT)などが挙げられる。従って、MOSトランジスタが形成された半導体基板やTFTが形成された基板はどちらも素子基板に含まれる。

【0021】そして画素部が有する配線のうち、全ての電流供給線を同じ電位に保った状態で、ゲート信号線を順に選択してソース信号線に同じ電位を有する信号を順に入力し、全ての画素を順に選択していく。なお本明細書において画素が選択されるとは、画素が有するゲート信号線が選択されている状態で、該画素が有するソース信号線にビデオ信号が入力されることを意味する。

【0022】また、対向検出基板を素子基板上に備え、図1(A)に示すように電磁波源101から対向検出基板102と素子基板103の間にある気体に電磁波(好ましくはX線)を照射する。なお電磁波源とは、電磁波を発生することができるものであり、電磁波が発生すると、電磁波により気体(ここでは、空気)が電離して、イオンが発生し、電流が流れる電気的な通路が生じる。なお、本明細書中において、対向検出基板とは、素子基板上の画素が有する画素電極に流れる電流が電気的な通路を介して流れる電極が形成された基板のことをいい、対向検出基板上に形成された電極のことを対向検出電極とよぶ。また、素子基板の画素電極に流れる電流が対向

検出基板の対向検出電極に流れることを通電状態にあるという。

【0023】そして、素子基板103上のある画素が、選択されているときには選択された画素と対向検出基板102間が接続される。つまり、素子基板上の画素を順次選択することにより、各画素をそれに応じて対向検出基板102と電氣的に接続させることができる。なお、図1(A)に示すように、素子基板上の特定の画素に流れる電流を検出する際に、より正確に素子基板上に流れる電流を測定することができる位置のことを対応した位置とよぶ。なお、対向検出基板を素子基板に対応した位置に備えるためには、画素と対向検出電極が最も短距離になるように素子基板、もしくは対向検出基板を移動させる必要がある。

【0024】このとき、対向検出基板102に流れる電流は、対向検出基板102と接続された電流計123により測定することができる。すなわち、ここで測定した電流値は、素子基板103の選択された画素に入力されたビデオ信号によるものである。そして、測定した電流の値がある一定の範囲内に納まっているかどうかを評価することで、各画素が有する配線及びトランジスタに不具合が生じていないかどうかを検査することができる。

【0025】ある画素が選択されているときに画素電極または画素電極となる導電膜に流れる電流が一定の範囲からはずれている場合、該画素が有するトランジスタが正常に機能していないとか、配線が断線またはショートするなどの不具合が生じているものとみなすことができる。逆にある画素が選択されているときに画素電極または画素電極となる導電膜に流れる電流が一定の範囲に納まっている場合、該画素が有するトランジスタ及び配線は正常に機能しているものとみなすことができる。

【0026】なお、トランジスタ及び配線が正常に機能しているとみなすことができる電流値の範囲は、実施者が適宜設定することができる。また検査した結果、不具合が生じている画素(不良画素)の数が画素部にn個以上存在している場合、該素子基板は不良品とみなされる。なお不良品とみなす不良画素の数nは、実施者が適宜設定することができる。

【0027】本発明の検査方法により検査した素子基板上に予め形成されている電極(画素電極)上にこれと接して有機化合物層を形成し、有機化合物層上にこれと接して電極(対向電極)を形成することにより発光装置として完成させ実際に表示を行わなくても、素子基板が良品か不良品かの区別をつけることが可能になる。

【0028】

【発明の実施の形態】本発明の検査装置及びそれを用いて素子基板を検査する方法について図1を用いて説明する。なお、本発明において発光装置に用いるトランジスタは、MOSトランジスタであっても薄膜トランジスタ(以下、TFTという)であっても良い。また、TFT

の場合、構造を限定する必要はなくプレーナ型や逆スタガ型といった構造のTFTを用いればよい。さらに、本発明で用いる発光装置の駆動回路も公知のものを用いればよい。

【0029】また、本発明の検査方法をEL素子を有する発光装置に用いる場合には、EL素子の素子構造及びEL材料には、公知のものを用いればよい。

【0030】本明細書において、検査装置とは、電磁波源101及び対向検出基板102をあわせたものをいう。しかし、ここで示した対向検出基板102は、本発明の実施形態の一例であり、図1(A)に示したような形状に限られることはない。対向検出基板のその他の形状に関しては、本明細書中の実施例で詳しく述べることとする。

【0031】また、電磁波源101は、電源104に接続されており、電磁波源101内部の2枚の電極間に電源104から数kVの高電圧をかけた際に、陰極で発生した電子が、陽極に衝突することで電磁波を発生させる。なお、本発明においては、0.01~100nmの波長を有するX線または軟X線を用いることが望ましいが、対向検出基板と素子基板の間にある気体を電離させることができる電磁波がある場合には、それを用いることもできる。

【0032】一般的に電磁波は、光イオン化の機能を有している。この原理としては、安定した原子及び分子に電磁波を照射することで、原子及び分子中の電子がはじき出され、電子がなくなったことによりプラス(+)の極性となった原子及び分子が発生する。

【0033】そして、さらにははじき出された電子が別の安定した原子又は、分子を攻撃することでマイナス(-)の極性を持つ原子又は分子を発生させる。

【0034】これにより、結果として電磁波が照射されている気体中は、プラスとマイナスにイオン化された原子又は、分子が存在することになる。そこで、本発明では、素子基板103と対向検出基板102を図1(A)に示すように重ね合わせて電磁波源101から電磁波を照射させ、電磁波が素子基板103と対向検出基板102との間にある気体に照射されるようにする。このとき気体(空気)は電磁波により電離するため、素子基板103と対向検出基板102との間にイオンによる電気的な通路を形成させることが可能となる。なお、ここでいう気体とは、空気のことをいうが、より電離しやすい気体を用いても良い。また、対向検出基板102と素子基板103間の距離は極力近い方が好ましい。なお、具体的には、対向検出基板102と素子基板103間の距離が500μm以下となるのが好ましい。

【0035】素子基板103中には、画素がマトリクス状に複数形成されている。また、素子基板103は、駆動回路(A)107に接続されている。なお、駆動回路(A)107には、ゲート側駆動回路およびソース側駆

動回路を含む。そして、例えば図1(A)に示すように画素105にゲート側駆動回路からの選択信号が入力されると、画素105が選択される。なお、ここでいう選択信号とは、ゲート線に接続されたゲート電極に信号が入力されることで、ゲート電極を開くことができる信号のことをいい、選択信号により画素が有するゲート電極が開く状態にあることを画素が選択されるという。画素105が選択され、ソース側駆動回路からのビデオ信号が入力されると、素子基板103上の画素105の画素電極には、電流が流れる。更にこの電流は電磁波に電離された気体中を通り、対向検出基板102上に形成される対向部106に流れる。なお、本明細書中において、対向部106とは、素子基板103上に形成される画素105に対応して対向検出基板102上にマトリクス状に形成されており、素子基板103からの電流が流れる対向検出電極と対向検出電極と接続された検査用TFT120が各対向部に形成されている。なお、本明細書中において、検査用TFT120とは、対向検出基板102に接続された駆動回路(B)108から入力される選択信号により、ゲート電極が開くと、選択された素子基板103上の画素電極から対向検出電極を介して電流を流すことができるTFTのことをいう。

【0036】ここで、素子基板103にマトリクス状に形成された画素105の拡大図を図1(B)に示す。なお、ここではトランジスタの例としてTFTを例示して説明するが、MOSトランジスタを用いても構わない。図1(B)に示すように、検査を行う素子基板103は、絶縁体上に駆動用TFT及び画素部におけるTFT(スイッチング用TFT及び電流制御用TFT)が形成されている。

【0037】図1(B)において、110はスイッチング用TFTである。スイッチング用TFT110のゲート電極は、ゲート信号線111に接続されている。スイッチング用TFT110のソース領域とドレイン領域は、一方がソース信号線112に、もう一方が電流制御用TFT113のゲート電極、各画素が有するコンデンサ114にそれぞれ接続されている。

【0038】コンデンサ114はスイッチング用TFT110が非選択状態(オフ状態)にある時、電流制御用TFT113のゲート電圧(ゲート電極とソース領域間の電位差)を保持するために設けられている。なおここではコンデンサ114を設ける構成を示したが、本発明はこの構成に限定されず、コンデンサ114を設けない構成にしても良い。

【0039】また、電流制御用TFT113のソース領域とドレイン領域は、一方が電流供給線115に接続され、もう一方は画素105が有する画素電極と接続される。なお、電磁波を照射することにより電気的な通路が形成されると画素電極は対向検出基板102上の対向部106が有する検査用TFT(図1(C)120)のソ

ース領域に接続される。なお、電流供給線115はコンデンサ114に接続されている。

【0040】また、対向検出基板102上にマトリクス状に形成されている対向部106の拡大図を図1(C)に示す。各対向部にはそれぞれ検査用TFT120が形成されており、ゲート電極は、駆動回路(B)108と接続されたゲート信号線121に接続されている。そして、素子基板103上のある画素が選択されたときには、駆動回路(B)108からの選択信号により、選択された基板上の画素に対応する対向部106が選択される。また、検査用TFT120のドレイン領域は、ドレイン配線122に接続され、ドレイン配線122は、外部で電流計123に接続されている。

【0041】電流供給線112は電源電位が与えられており、また、電源電位は、外付けのIC等により設けられた電源によって与えられる。

【0042】スイッチング用TFT110、電流制御用TFT113は、nチャネル型TFTでもpチャネル型TFTでもどちらでも用いることができる。ただし電流制御用TFT113のソース領域またはドレイン領域が後に形成されるEL素子の陽極と接続されている場合、電流制御用TFT113はpチャネル型TFTであることが望ましい。また、電流制御用TFT113のソース領域またはドレイン領域がEL素子の陰極と接続されている場合、電流制御用TFT113はnチャネル型TFTであることが望ましい。

【0043】またスイッチング用TFT110、電流制御用TFT113は、シングルゲート構造ではなく、ダブルゲート構造やトリプルゲート構造などのマルチゲート構造を有していても良い。

【0044】次に、本発明の対向検出基板102及びそれを用いて検査する素子基板103を図2(A)及び図2(B)にそれぞれ示す。なお、図1(B)に示す画素105がマトリクス状に形成されているのが図2(A)に示す画素部201である。図2(A)には、ソース信号線(S1~Sx)、電流供給線(V1~Vx)及びゲート信号線(G1~Gy)が画素部201に設けられている。

【0045】ここでは、ソース信号線(S1~Sx)と、電流供給線(V1~Vx)と、ゲート信号線(G1~Gy)とを1つずつ備えた領域が画素105である。

【0046】図2(B)は、本発明の対向検出基板102上にマトリクス状に形成される対向部106を示す。なお、図2(B)には、ゲート信号線(G1~Gx)が設けられている。そして、ゲート信号線(G1~Gx)からの信号により、対向部106が選択される。また、対向部106における検査用TFT120のドレイン領域は、いずれも電流線(A)と接続され、外部の電流計123に接続されている。

【0047】つまり、素子基板103上の選択された画

素から電氣的な通路を通して流れる電流は、対向検出基板102上で選択された対向部106に流れ、そして、電流計123において検出される。なお、このように素子基板103上の画素105と、それに対応する対向検出基板102上の対向部106との距離が極力小さくなるように対向検出基板を固定するステージ、素子基板を固定するステージのいずれか一方、もしくはその両方に位置合わせ機能を持たせても良い。

【0048】次に素子基板103上の画素105におけるスイッチング用TFT110及び電流制御用TFT113を本発明の検査法を用いて評価する方法について図3を用いて説明する。

【0049】図3(A)は、素子基板103上の画素部201に形成された画素一つ一つをそれぞれX-Y座標(X,Y)で示したものである。つまりここでは、紙面に向かって横方向にX列の画素が形成されており、紙面に向かって縦方向にY行の画素が形成されていることを示している。

【0050】そして、各画素のゲート電極が選択されると選択された画素にソース信号線駆動回路と電氣的に接続されるソース信号線からビデオ信号が入力される。このとき、画素電極に流れる電流は気体中を電磁波で照射して形成される電氣的な通路を通り、対向検出基板102の対向検出電極から検査用TFT120に入力され、さらにドレイン配線を通り、外部に接続された電流計123に入力される。ここで、電流計123により、素子基板103上の選択された画素と対応する対向部との間に流れる電流を測定することができる。なお、電流計123は、対向検出基板102上に形成させることも可能である。

【0051】なお、本実施の形態では、ビデオ信号がアナログ及びデジタルのいずれの場合においても「白」の情報を有していた場合、電流制御用TFTはオンの状態となっている。よって画素電極には電源電位が与えられる。その結果、「白」の情報を有するビデオ信号が入力された画素から対向検出基板102の対向部106及び電流計123に電流が流れる。

【0052】逆に、「黒」の情報を有していた場合、素子基板103に形成された電流制御用TFT113はオフの状態となっている。よって画素電極には電源電位は与えられない。その結果、「黒」の情報を有するビデオ信号が入力された画素から対向検出基板102の対向部106及び電流計123に流れる電流は「白」の情報を有するビデオ信号が入力された時に比べて少なくなる。

【0053】上記は、スイッチング用TFT110及び電流制御用TFT113のいずれも正常に機能している場合である。しかし、これらのいずれかが不良であった場合には、流れるべき電流が流れなかったり、流れるはずのない電流が流れてしまったりといった事態が生じ

る。

【0054】そこで、本発明では、予め正常に機能するTFTを有する画素を用いて、ビデオ信号が「黒」の時の電流値及び「白」の時の電流値を測定しておき参照データとするのがよい。

【0055】さらに本発明では、データの評価には、ビデオ信号が白の時と黒の時にそれぞれ流れる電流値の比（白黒の比）を用いる。

【0056】図3（B）には、測定した結果を規格化した白黒の比で示した一例を示す。この規格化においては、参照データを用いて十分に白黒の比（コントラスト）がとれるものを100とした。この表は、縦軸に白黒の比を取り、横軸に画素の座標を取る。また、白黒の比に基準を設け、ここでは、白黒の比が20以上100以下であるときには、良品であるとする。つまり、図3（B）の斜線領域が良品基準内となる。

【0057】しかし、座標（1,3）のように白黒の比が基準値よりも低くなっている場合には、不良品と判断し、それ以降の工程からははずすことになる。白黒の比の良品基準は、求められる水準に応じて設定すればよい。

【0058】以上に示した方法を用いて、各画素の特性を評価することにより、不良品を早期に発見することができる。これにより不良品については、以降のEL素子形成といった製造プロセスからははずすことができる。更に不良の程度によっては、リペア工程により修復させて以降の工程を流すことができる。なお、素子基板の検査工程が終了後、画素電極（第1の電極）上に有機化合物層及び陰極（第2の電極）を形成し、発光装置を完成させる方法については以下の実施例において詳細に説明する。

【0059】以上の結果、不良品を最終工程まで通すことにより生じるロスの低減及びリペアでの修復により歩留まりの向上に寄与することができる。

【0060】

【実施例】〔実施例1〕本実施例では、本発明の発光装置の画素部とその周辺に設けられる駆動回路部（ソース信号線側駆動回路、ゲート信号線側駆動回路、画素選択信号線側駆動回路）のTFTを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路部に関しては基本単位であるCMOS回路を図示することとする。

【0061】まず、図4（A）に示すように、コーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板5001上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜5002を形成する。例えば、プラズマCVD法で SiH_4 、 NH_3 、 N_2O から作製される酸化窒化シリコン膜5002aを10～200[nm]（好ましくは50～100[nm]）形成し、同様に SiH_4 、 N_2O から作製される酸化窒化水素化シリコン

膜5002bを50～200[nm]（好ましくは100～150[nm]）の厚さに積層形成する。本実施例では下地膜5002を2層構造として示したが、前記絶縁膜の単層膜または2層以上積層させた構造として形成しても良い。

【0062】島状半導体層5003～5006は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層5003～5006の厚さは25～80[nm]（好ましくは30～60[nm]）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（SiGe）合金などで形成すると良い。

【0063】レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO₄レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宜選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数300[Hz]とし、レーザーエネルギー密度を100～400[mJ/cm²]（代表的には200～300[mJ/cm²])とする。また、YAGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数30～300[Hz]とし、レーザーエネルギー密度を300～600[mJ/cm²]（代表的には350～500[mJ/cm²])とすると良い。そして幅100～1000[μm]、例えば400[μm]で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を50～90[%]として行う。

【0064】次いで、島状半導体層5003～5006を覆うゲート絶縁膜5007を形成する。ゲート絶縁膜5007はプラズマCVD法またはスパッタ法を用い、厚さを40～150[nm]としてシリコンを含む絶縁膜で形成する。本実施例では、120[nm]の厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマCVD法でTEOS（Tetraethyl Orthosilicate）とO₂とを混合し、反応圧力40[Pa]、基板温度300～400[°C]とし、高周波（13.56[MHz]）、電力密度0.5～0.8[W/cm²]で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後400～500[°C]の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。

【0065】そして、ゲート絶縁膜5007上にゲート電極を形成するための第1の導電膜5008と第2の導電膜5009とを形成する。本実施例では、第1の導電

膜5008をTaで50~100[nm]の厚さに形成し、第2の導電膜5009をWで100~300[nm]の厚さに形成する。

【0066】Ta膜はスパッタ法で、TaのターゲットをArでスパッタすることにより形成する。この場合、Arに適量のXeやKrを加えると、Ta膜の内部応力を緩和して膜の剥離を防止することができる。また、 α 相のTa膜の抵抗率は20[$\mu\Omega\text{cm}$]程度でありゲート電極に使用することができるが、 β 相のTa膜の抵抗率は180[$\mu\Omega\text{cm}$]程度でありゲート電極とするには不向きである。 α 相のTa膜を形成するために、Taの α 相に近い結晶構造をもつ窒化タンタルを10~50[nm]程度の厚さでTaの下地に形成しておくことによりTa膜を容易に得ることができる。

【0067】W膜を形成する場合には、Wをターゲットとしたスパッタ法で形成する。その他に6フッ化タングステン(WF₆)を用いる熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20[$\mu\Omega\text{cm}$]以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99.9999[%]のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9~20[$\mu\Omega\text{cm}$]を実現することができる。

【0068】なお、本実施例では、第1の導電膜5008をTa、第2の導電膜5009をWとしたが、特に限定されず、いずれもTa、W、Ti、Mo、Al、Cuなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の他の組み合わせの一例で望ましいものとしては、第1の導電膜5008を窒化タンタル(TaN)で形成し、第2の導電膜5009をWとする組み合わせ、第1の導電膜5008を窒化タンタル(TaN)で形成し、第2の導電膜5009をAlとする組み合わせ、第1の導電膜5008を窒化タンタル(TaN)で形成し、第2の導電膜5009をCuとする組み合わせが挙げられる。

【0069】次に、レジストによるマスク5010を形成し、電極及び配線を形成するための第1のエッチング処理を行う。本実施例ではICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにCF₄とC₁を混合し、1[Pa]の圧力でコイル型の電極に500[W]のRF(13.56[MHz])電力を投入してプラズマを生成して行う。基板側(試料ステージ)にも100[W]のRF(13.56[MHz])電力を投入し、実質的に負の自己バイアス電圧を印

加する。CF₄とC₁を混合した場合にはW膜及びTa膜とも同程度にエッチングされる。

【0070】上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーバー形状となる。テーバー部の角度は15~45°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10~20[%]程度の割合でエッチング時間を増加させると良い。W膜に対する酸化窒化シリコン膜の選択比は2~4(代表的には3)であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20~50[nm]程度エッチングされることになる。こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層5011~5016(第1の導電層5011a~5016aと第2の導電層5011b~5016b)を形成する。このとき、ゲート絶縁膜5007においては、第1の形状の導電層5011~5016で覆われない領域は20~50[nm]程度エッチングされ薄くなった領域が形成される(図4(A))。

【0071】そして、第1のドーピング処理を行いN型を付与する不純物元素を添加する。ドーピングの方法はイオンドーピング法もしくはイオン注入法で行えば良い。イオンドーピング法の条件はドーズ量を $1 \times 10^{12} \sim 5 \times 10^{14}$ [atoms/cm²]とし、加速電圧を60~100[keV]として行う。N型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いる。この場合、導電層5011~5015がN型を付与する不純物元素に対するマスクとなり、自己整合的に第1の不純物領域5017~5025が形成される。第1の不純物領域5017~5025には $1 \times 10^{20} \sim 1 \times 10^{21}$ [atoms/cm³]の濃度範囲でN型を付与する不純物元素を添加する(図4(B))。

【0072】次に、図4(C)に示すように、レジストマスクは除去しないまま、第2のエッチング処理を行う。エッチングガスにCF₄とC₁とO₂を用い、W膜を選択的にエッチングする。この時、第2のエッチング処理により第2の形状の導電層5026~5031(第1の導電層5026a~5031aと第2の導電層5026b~5031b)を形成する。このとき、ゲート絶縁膜5007においては、第2の形状の導電層5026~5031で覆われない領域はさらに20~50[nm]程度エッチングされ薄くなった領域が形成される。

【0073】W膜やTa膜のCF₄とC₁の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。WとTaのフッ化物と塩化物の蒸気圧を比較すると、Wのフッ化物であるWF₆が極端に高く、その他のWC₁、TaF₅、TaC₁は同程度である。従って、C

F₂とC₁の混合ガスではW膜及びTa膜共にエッチングされる。しかし、この混合ガスに適量のO₂を添加するとCF₄とO₂が反応してCOとFになり、FラジカルまたはFイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いW膜のエッチング速度が増大する。一方、TaはFが増大しても相対的にエッチング速度の増加は少ない。また、TaはWに比較して酸化されやすいので、O₂を添加することでTaの表面が酸化される。Taの酸化物はフッ素や塩素と反応しないためさらにTa膜のエッチング速度は低下する。従って、W膜とTa膜とのエッチング速度に差を作ることが可能となりW膜のエッチング速度をTa膜よりも大きくすることが可能となる。

【0074】そして、図5(A)に示すように第2のドーピング処理を行う。この場合、第1のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてN型を付与する不純物元素をドーピングする。例えば、加速電圧を70～120 [keV]とし、 1×10^{13} [atoms/cm²]のドーズ量で行い、図4(B)で島状半導体層に形成された第1の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第2の形状の導電層5026～5030を不純物元素に対するマスクとして用い、第1の導電層5026a～5030aの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第3の不純物領域5032～5036が形成される。この第3の不純物領域5032～5036に添加されたリン(P)の濃度は、第1の導電層5026a～5030aのテーパー部における膜厚に従って緩やかな濃度勾配を有している。なお、第1の導電層5026a～5030aのテーパー部と重なる半導体層において、第1の導電層5026a～5030aのテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。

【0075】図5(B)に示すように第3のエッチング処理を行う。エッチングガスにCHF₃を用い、反応性イオンエッチング法(RIE法)を用いて行う。第3のエッチング処理により、第1の導電層5026a～5031aのテーパー部を部分的にエッチングして、第1の導電層が半導体層と重なる領域が縮小される。第3のエッチング処理によって、第3の形状の導電層5037～5042(第1の導電層5037a～5042aと第2の導電層5037b～5042b)を形成する。このとき、ゲート絶縁膜5007においては、第3の形状の導電層5037～5042で覆われない領域はさらに20～50 [nm]程度エッチングされ薄くなった領域が形成される。

【0076】第3のエッチング処理によって、第3の不純物領域5032～5036においては、第1の導電層5037a～5041aと重なる第3の不純物領域5032a～5036aと、第1の不純物領域と第3の不純

物領域との間の第2の不純物領域5032b～5036bとが形成される。

【0077】そして、図5(C)に示すように、Pチャネル型TFTを形成する島状半導体層5004、5006に第1の導電型とは逆の導電型である第4の不純物領域5043～5054を形成するための第3のドーピングを行う。第3の形状の導電層5038b、5041bを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、Nチャネル型TFTを形成する島状半導体層5003、5005及び配線部5042はレジストマスク5200で全面を被覆しておく。不純物領域5043～5054にはそれぞれ異なる濃度でリンが添加されているが、ジボラン(B₂H₆)を用いたイオンドーブ法で形成し、そのいずれの領域においても不純物濃度が $2 \times 10^{20} \sim 2 \times 10^{21}$ [atoms/cm³]となるようにする。

【0078】以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第3の形状の導電層5037～5041がゲート電極として機能する。また、5042は島状のソース信号線として機能する。

【0079】レジストマスク5200を除去した後、導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーンズアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラビッドサーマルアニール法(RTA法)を適用することができる。熱アニール法では酸素濃度が1 [ppm]以下、好ましくは0.1 [ppm]以下の窒素雰囲気中で400～700 [°C]、代表的には500～600 [°C]で行うものであり、本実施例では500 [°C]で4時間の熱処理を行う。ただし、第3の形状の導電層5037～5042に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜(シリコンを主成分とする)を形成した後で活性化を行うことが好ましい。

【0080】さらに、3～100 [%]の水素を含む雰囲気中で、300～450 [°C]で1～12時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。

【0081】次いで、図6(A)に示すように、第1の層間絶縁膜5055を無機絶縁材料により形成する。なお、本実施例では、酸化窒化シリコン膜からなる第1の層間絶縁膜5055を100～200 [nm]の厚さで形成する。さらに、その上に有機絶縁物材料から成る第2の層間絶縁膜5056を形成した後、第1の層間絶縁膜5055、第2の層間絶縁膜5056、及びゲート絶縁膜5007に対してコンタクトホールを形成し、各配線

(接続配線、信号線を含む)5057~5062、5064をパターンニング形成した後、接続配線5062に接する画素電極5063をパターンニング形成する。

【0082】第2の層間絶縁膜5056としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等を使用することができる。特に、第2の層間絶縁膜5056は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではTFTによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは1~5[μm](さらに好ましくは2~4[μm])とすれば良い。

【0083】コンタクトホール形成は、ドライエッチングまたはウェットエッチングを用い、N型の不純物領域5017、5018、5021、5023またはP型の不純物領域5043~5054に達するコンタクトホール、配線5042に達するコンタクトホール、電流供給線に達するコンタクトホール(図示せず)、及びゲート電極に達するコンタクトホール(図示せず)をそれぞれ形成する。

【0084】また、配線(接続配線、信号線を含む)5057~5062、5064として、Ti膜を100[nm]、Tiを含むアルミニウム膜を300[nm]、Ti膜150[nm]をスパッタ法で連続形成した3層構造の積層膜を所望の形状にパターンニングしたものを用いる。勿論、他の導電膜を用いても良い。

【0085】また、本実施例では、画素電極5063としてITO膜を110[nm]の厚さに形成し、パターンニングを行った。画素電極5063を接続配線5062と接して重なるように配置することでコンタクトを取っている。また、酸化インジウムに2~20[%]の酸化亜鉛(ZnO)を混合した透明導電膜を用いても良い。この画素電極5063がEL素子の陽極となる。(図6

(A))なお、検出の関係で画素電極面積に対して配線領域の面積が多くなると誤差が多くなるため画素エリアの比は、高い方がよい。又、表示素子においては、高開口率が求められるために両者の要求は合致している。

【0086】ここまで形成したら、本発明の検査方法及び検査装置を用いて本発明の実施の形態で説明したように素子基板の検査を行う。また、ここまで形成した本実施例における発光装置の画素部の上面図を図7(A)に、回路図を図7(B)に示す。なお、図7(A)及び図7(B)では、共通の符号を用いるので互いに参照すればよい。

【0087】スイッチング用TFT702のソースはソース配線715に接続され、ドレイン領域はドレイン配線705に接続される。また、ドレイン配線705は電流制御用TFT706のゲート電極707に電気的に接続される。また、電流制御用TFT706のソースは電流供給線716に電気的に接続され、ドレイン領域はド

レイン配線717に電気的に接続される。また、ドレイン配線717は点線で示される画素電極(陽極)718に電気的に接続される。

【0088】このとき、719で示される領域には保持容量が形成される。保持容量719は、電流供給線716と電気的に接続された半導体膜720、ゲート絶縁膜と同一層の絶縁膜(図示せず)及びゲート電極707との間で形成される。また、ゲート電極707、第1層間絶縁膜と同一層(図示せず)及び電流供給線716で形成される容量も保持容量として用いることが可能である。

【0089】さらに本実施例において用いる対向検出基板の上面図を図8に示す。なお、本実施例において用いる対向検出基板は、電磁波を透過しやすい材料としてガラス、石英を用いればよい。なお、本実施例では電磁波として0.1~100nmの波長の電磁波である軟エックス線を用いる。また、対向検出基板は、本実施例で説明した素子基板の作製と同様の方法を用いて作製することができる。ただし、対向検出基板に形成された対向検出電極は、素子基板の画素電極を形成させた材料とは異なり、ベリリウム、アルミニウムからなり、軟X線を透過しやすい材料を用いるとよい。また、これらの材料は、各対向部全面にベタに形成しても良いが、ストライプ状に形成しても、メッシュ状に形成しても良い。

【0090】なお、対向検出基板を別の低温成膜プロセスにより作製した場合には、ガラス、石英の他に塩化ビニルやアクリルといった有機樹脂を用いることができる。

【0091】801は検査用TFTであり、検査用TFT801のソース領域802はソース配線803により対向検出電極に接続され、空気中の気体に軟エックス線が照射され、電気的通路が生じたときに素子基板の画素電極と電気的に接続される。また、検査用TFT801のドレイン領域804はドレイン配線(805a及び805b)に接続され、外部に設けられた電流計(図示せず)に電気的に接続される。

【0092】なお、軟X線が気体に照射されると気体は電離するが、本発明における電離とは、電流が画素電極から、電離された気体中を介して対向検出電極に流れる程度に電離することをいう。

【0093】また、ゲート電極806は、ゲート線807に接続され、対向検出電極は、808に点線で示される領域である。

【0094】画素電極を有する素子基板を形成させたら、以下に示すように素子基板の検査を行う。まず、素子基板901と対向検出基板902を図9に示すように上下に備え検査を行う。なお、本実施例では、素子基板901と対向検出基板902を図9に示すような配置とし、対向検出基板の上方から電磁波を照射して、空気を電離させる構成としたが、本発明はこれに限られること

はなく空気が電離され、これにより素子基板901と対向検出基板902との間に電流を流すことのできる電気的な通路を形成させることができればよい。

【0095】電磁波源903から対向検出基板902に軟X線を照射すると、対向検出基板902を軟X線が透過して、対向検出基板902と素子基板901の間にある空気中に軟X線が照射される。図9において907で示されるように空気が軟X線により電離されることにより見かけの抵抗が形成される。

【0096】これにより、空気中に電気的な通路が形成され、素子基板901上の選択された画素にビデオ信号が入力されたときに画素電極904に流れる電流が、この電気的な通路を通り対向検出基板902上の対向検出電極905に入力される。

【0097】ここで入力された電流は、対向検出電極905と接続された検査用TF T（図示せず）のソース領域からドレイン領域を経て、ドレイン配線により外部の電流計906に入力される。外部の電流計により、素子基板901上の画素にビデオ信号が入力されたとき

（白）と、入力されていないとき（黒）に画素電極に流れるそれぞれの電流量を検出し、これを白黒の比として示すことにより、素子基板901上のTF Tの品質を評価する。そして、ある基準値よりも低い品質のものをはずしてEL素子形成のプロセスを行う。更に、不良の原因や不良の程度によっては、リペア工程により修復させて以降の工程に流すことも可能である。

【0098】次に、図6（B）に示すように、珪素を含む絶縁膜（本実施例では酸化珪素膜）を500[nm]の厚さに形成し、画素電極5063に対応する位置に開口部を形成して、バンクとして機能する第3の層間絶縁膜5065を形成する。開口部を形成する際、ウェットエッチング法を用いることで容易にテーパー形状の側壁とすることができる。開口部の側壁が十分になだらかでない場合と段差に起因するEL層の劣化が顕著な問題となってしまうため、注意が必要である。

【0099】次に、EL層5066及び陰極（MgAg電極）5067を、真空蒸着法を用いて大気解放しないで連続形成する。なお、EL層5066の膜厚は80～200[nm]（典型的には100～120[nm]）、陰極5067の厚さは180～300[nm]（典型的には200～250[nm]）とすれば良い。

【0100】この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次、EL層5066及び陰極5067を形成する。但し、EL層5066は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこで、メタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にEL層5066及び陰極5067を形成する蒸着法などの方法を用いるのが好ましい。

【0101】即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のEL層5066を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のEL層5066を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のEL層5066を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。

【0102】ここではRGBに対応した3種類のEL素子を形成する方式を用いたが、白色発光のEL素子とカラーフィルタを組み合わせた方式、青色または青緑発光のEL素子と蛍光体（蛍光性の色変換層：CCM）とを組み合わせた方式、陰極（対向電極）に透明電極を利用してRGBに対応したEL素子を重ねる方式などを用いても良い。

【0103】なお、EL層5066を形成する材料としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層及び電子注入層からなる4層をEL層とすれば良い。

【0104】次に、同じゲート信号線にゲート電極が接続されたスイッチング用TF Tを有する画素（同じラインの画素）上に、メタルマスクを用いて対向電極5067を形成する。なお本実施例では対向電極5067には陰極材料であるMgAgを用いたが、本発明はこれに限定されない。対向電極5067として他の公知の材料を用いても良い。

【0105】最後に、窒化珪素膜からなるパッシベーション膜5068を300[nm]の厚さに形成する。パッシベーション膜5068を形成しておくことで、EL層5066を水分等から保護することができ、EL素子の信頼性をさらに高めることができる。

【0106】こうして図6（B）に示すような構造の発光装置が完成する。なお、本実施例における発光装置の作成工程においては、回路の構成及び工程の関係上、ゲート電極を形成している材料であるTa、Wによってソース信号線を形成し、ソース、ドレイン電極を形成している配線材料であるAlによってゲート信号線を形成しているが、異なる材料を用いても良い。

【0107】ところで、本実施例の発光装置は、画素部だけでなく駆動回路部にも最適な構造のTF Tを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化工程においてNi等の金属触媒を添加し、結晶性を高めることも可能である。それによって、ソース信号線駆動回路の駆動周波数を10[MHz]以上にすることが可能である。

【0108】まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するTF Tを、

駆動回路部を形成するCMOS回路のNチャネル型TFTとして用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、線順次駆動におけるラッチ、点順次駆動におけるトランスミッションゲートなどが含まれる。

【0109】本実施例の場合、Nチャネル型TFTの活性層は、ソース領域、ドレイン領域、ゲート絶縁膜を間に挟んでゲート電極と重なるオーバーラップLDD領域(L_{ov}領域)、ゲート絶縁膜を間に挟んでゲート電極と重ならないオフセットLDD領域(L_{off}領域)及びチャネル形成領域を含む。

【0110】また、CMOS回路のPチャネル型TFTは、ホットキャリア注入による劣化が殆ど気にならないので、特にLDD領域を設けなくても良い。勿論、Nチャネル型TFTと同様にLDD領域を設け、ホットキャリア対策を講じることも可能である。

【0111】その他、駆動回路において、チャネル形成領域を双方向に電流が流れるようなCMOS回路、即ち、ソース領域とドレイン領域の役割が入れ替わるようなCMOS回路が用いられる場合、CMOS回路を形成するNチャネル型TFTは、チャネル形成領域の両サイドにチャネル形成領域を挟む形でLDD領域を形成することが好ましい。このような例としては、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。また駆動回路において、オフ電流を極力低く抑える必要のあるCMOS回路が用いられる場合、CMOS回路を形成するNチャネル型TFTは、L_{ov}領域を有していることが好ましい。このような例としては、やはり、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。

【0112】なお、実際には図6(B)の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム等)や透光性のシーリング材でパッケージング(封入)することが好ましい。その際、シーリング材の内部を不活性雰囲気にし、内部に吸湿性材料(例えば酸化バリウム)を配置したりするとEL素子の信頼性が向上する。

【0113】また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ(フレキシブルプリントサーキット:FPC)を取り付けて製品として完成させる。このような出荷できる状態にまでした状態を本明細書中では発光装置という。

【0114】〔実施例2〕次に、本発明を用いて検査を行う素子基板の画素部の構造において、実施例1で示したのとは異なる構造を有する場合について図10を用いて説明する。

【0115】画素部1001において、ソース信号線駆

動回路に接続されたソース信号線(S1~Sx)、FPCを介して発光装置の外部の電源に接続された電流供給線(V1~Vx)、書き込み用ゲート信号線駆動回路に接続された書き込み用ゲート信号線(第1のゲート信号線)(Ga1~Gay)、消去用ゲート信号線駆動回路に接続された消去用ゲート信号線(第2のゲート信号線)(Ge1~Gey)が画素部1001に設けられている。

【0116】ソース信号線(S1~Sx)と、電流供給線(V1~Vx)と、書き込み用ゲート信号線(Ga1~Gay)と、消去用ゲート信号線(Ge1~Gey)とを備えた領域が画素1005である。画素部1001にはマトリクス状に複数の画素1005が配列されることになる。本実施例に示す素子基板は、実施例1の構成と組み合わせて実施することが可能である。

【0117】〔実施例3〕本実施例では、本発明の検査を行う場合に実施例1で示したのとは異なる対向検出基板を用いて検査を行う方法について図11を用いて説明する。

【0118】図11において、1101は電磁波の中でも0.1~100nmの波長を有する軟X線を発生させる電磁波源であり、電磁波源1101には電源1104が接続されている。

【0119】電磁波源1101から放射された軟X線は、遮蔽板1105の対象面上に相応した微細な穴を通過して対向検出基板1102に照射され、その他の部分は遮蔽板1105により遮蔽される。なお、遮蔽板1105は、軟X線を十分に遮蔽できる材料で形成されている。そして、軟X線は対向検出基板1102を透過して対向検出基板1102と素子基板1103の間に位置する空气中に照射される。なお、本実施例で用いる対向検出基板1102は、実施例1で用いたようなマトリクス状に形成された対向部ごとに検査用TFTおよび対向検出電極が形成されているものとは異なり、絶縁体上に金属等の導体からなる膜形成させ、全面が対向検出電極として形成されている。なお、導体からなる膜は、全面ベタ状である必要はなく、ストライプ状、もしくはメッシュ状に形成されていても良い。

【0120】また、対向検出基板1102は、素子基板1103上に重なるようにのせて検査を行うことができる。

【0121】なお、対向検出電極を形成する導体としては、ベリリウムやアルミニウムといった軟X線の透過率の高い金属材料を用いると良い。また、遮蔽板1105は、軟X線を遮蔽させるものであればよい。例えば、鉛ガラスのような軟X線の透過率の低い材料を用い、軟X線を照射させる部分に穴を開けて使用してもよい。

【0122】そして、本実施例においては、電磁波源1101及び遮蔽板1105の下方に位置する対向検出基板1102及び素子基板1103を同時にずらしながら

対向検出基板1102と素子基板1103の間に存在する空气中に軟X線を照射する。すなわち、ここでは、素子基板1103は、対向検出基板1102と連動している。

【0123】軟X線が対向検出基板1102を透過して対向検出基板1102と素子基板1103の間に存在する空气中に照射されることで、対向検出基板1102と素子基板1103間に電気的な通路が形成され、これにより素子基板1103上に形成された画素が有する画素電極と対向検出基板1102上に形成された対向検出電極とに流れる電流値の測定を行うことができる。

【0124】なお、ここでは、対向検出基板1102と素子基板1103を連動させて素子基板を検査する構成を示したが、これらを固定させ、電磁波源のみを移動させる構成にすることも可能である。

【0125】測定方法及び評価方法に関しては、実施例1と同様の方法を用いれば良い。なお、本実施例の構成は、実施例1及び実施例2の構成と組み合わせて実施することが可能である。

【0126】〔実施例4〕本実施例では、本発明の検査を行う場合に実施例1及び実施例3で示したのとは異なる対向検出基板を用いて検査を行う方法について図12を用いて説明する。

【0127】図12において、1201は電磁波の中でも0.01~100nmの波長を有するX線を発生させる電磁波源であり、電磁波源1201には電源1204が接続されている。

【0128】電磁波源1201から放射されたX線は、対向検出基板1202に集められた後、対向検出基板1202を透過して素子基板1203上に放射される。ここで、対向検出基板1202上に形成される対向検出電極に用いられる材料としては、X線の透過率の高いベリリウムやアルミニウムといった材料を用いると良い。

【0129】本実施例では、電磁波源1201と対向検出基板1202の下方に素子基板1203が備えられており、素子基板1203の各画素を検査するたびに素子基板1203を移動させる。また、ミラー1205は、X線を集光させる働きを有する。すなわち、本実施例において電磁波源1201と対向検出基板1202は固定されており、素子基板1203が、異なる画素を検査する度に移動する構成になっている。

【0130】そして、X線が対向検出基板1202と素子基板1203の間に存在する空气中に照射されることで、対向検出基板1202と素子基板1203との間に電気的な通路が形成され、これにより素子基板1203上に形成された画素が有する画素電極から対向検出基板1202上の対向検出電極に流れる電流値の測定を行うことができる。本実施例においては、対向検出基板1202を透過したX線が素子基板1203上の測定したい画素に照射されるために、所望の位置に電気的な通路を

形成することができるため、より正確に電流値を測定することができる。

【0131】なお、ここでは、素子基板1203が移動する構成を示したが、素子基板1203を固定して、電磁波源1201と対向検出基板1202を連動させて検査する構成にすることも可能である。また、この対向検出基板1202をリング状にしてX線が通過するような形状にしても良いし、近傍に単なる電極を備えても良い。

【0132】本実施例においては、測定方法及び評価方法は、実施例1と同様であるが、X線を集めるのが困難な場合には、必要に応じて周囲に反射率の高いミラーを備えたり、キャピラリープレートなどを備えて、X線を所望の位置に照射しやすい環境にすることも可能である。また、対向検出基板1202と素子基板間の距離は極力近い方が好ましい。なお、本実施例の構成は、実施例1~実施例3の構成と自由に組み合わせて実施することが可能である。

【0133】〔実施例5〕実施例1~実施例4では、素子基板として表面にTF Tが形成された基板を例示したが、本発明はTF Tの代わりに半導体基板に形成されたMOSトランジスタを用いた場合においても実施することができる。例えば、MOSトランジスタが形成された半導体基板（典型的にはシリコンウェハ）も素子基板として検査することが可能である。

【0134】なお、本実施例の素子基板を検査するにあたって、発明の実施の形態、実施例3もしくは実施例4に示された検査方法のいずれの構成を用いることができる。

【0135】〔実施例6〕本実施例では、本発明の表示パネルにFPCやTAB等のコネクタを接続し、実際に製品として出荷することができる形体にした場合について図15、16により説明する。

【0136】図15において、1801は本発明の検査方法をバスした画素部であり、複数の画素が設けられている。

【0137】1802はソース信号線駆動回路、1803はゲート信号線駆動回路である。ゲート信号線駆動回路1803から出力された選択信号によって、ソース信号線駆動回路1802から出力されたビデオ信号が画素部1801の指定された画素に入力される。ビデオ信号はデジタルでもアナログでもどちらでも良い。またソース信号線駆動回路1802とゲート信号線駆動回路1803はいくつ設けられていても良い。

【0138】ソース信号線駆動回路1802及びゲート信号線駆動回路1803からなる駆動回路と、画素部1801と、画素部1801が有する配線及び駆動回路が有する配線を外部へ接続するコネクタとを有するモジュールを、本明細書ではOLEDパネル1807と呼ぶ。OLEDパネル1807には、必ずしも駆動回路が

付けられている必要はなく、画素部1801と画素部1801が有する配線は、別に形成されていても良い。

【0139】ここで、駆動回路と画素部1801とが別の基板上に設けられFPCやTAB等のコネクタにより接続されているOLEDパネルを外付け型OLEDパネルと呼び、駆動回路と画素部1801とが同じ基板上に設けられているOLEDパネルを、一体型OLEDパネルと呼ぶ。なお、図16(A)に外付け型OLEDパネルを示し、図16(B)に一体型OLEDパネルを示す。

【0140】図16(A)に外付け型OLEDパネルの上面図を示す。基板1810上に画素部1801が設けられており、画素部1801が有する配線はFPC1811を介して、外付け用基板1812上に設けられたソース信号線駆動回路1802とゲート信号線駆動回路1803とに接続されている。そして外部接続用FPC1812により、ソース信号線駆動回路1802及びゲート信号線駆動回路1803と、画素部1801とが有する配線が外部へ接続されている。

【0141】図16(B)に一体型OLEDパネルの上面図を示す。基板1810上に画素部1801、ソース信号線駆動回路1802及びゲート信号線駆動回路1803が設けられている。画素部1801、ソース信号線駆動回路1802及びゲート信号線駆動回路1803が有する配線は外部接続用FPC1812を介して、外部へ接続されている。

【0142】図15において、1804はコントローラであり、駆動回路を駆動し、画素部に1801に画像を表示させるための機能を有している。例えば、外部から入力された画像情報を有する信号をソース信号線駆動回路1802に入力したり、駆動回路が駆動するための信号(例えばクロック信号(CLK)、スタートパルス信号(SP))を生成したり、駆動回路や画素部1801に電位を供給するための電源としての機能を有している。

【0143】駆動回路と、画素部1801と、コントローラ1804と、画素部1801、駆動回路、及びコントローラがそれぞれ有する配線を外部へ接続するコネクタとを有するモジュールを、本明細書ではOLEDモジュール1808と呼ぶ。OLEDモジュール1808は、OLEDパネル1807に駆動回路及びコントローラ1804を付けたものである。

【0144】1805はマイコンであり、コントローラ1804の駆動を制御している。マイコン1805と、OLEDモジュール1808とを有するモジュールを本明細書ではマイコン付きOLEDモジュール1809と呼ぶ。

【0145】なお実際には、OLEDパネル1807、OLEDモジュール1808またはマイコン付きOLEDモジュール1809の形体で製品として出荷される。

本明細書において、OLEDパネル1807、OLEDモジュール1808またはマイコン付きOLEDモジュール1809を全て発光装置に含めるものとする。

【0146】なお、本実施例で示す発光装置は、実施例1に示した作製方法及び検査方法を用いることができ、また、実施例2と同様の画素部の構成を用いることができる。また、実施例3または、実施例4に示した検査方法により検査を行うことができ、実施例5に示す素子基板を適用することもできる。

10 【0147】〔実施例7〕本発明は、大型基板上に複数の素子基板を同時に形成する場合においても実施することができる。

【0148】なお、この場合には、素子基板とは別に形成された駆動回路と対向検出基板と電磁波源を連動させて、検査したい素子基板上に移動させればよい。また、素子基板のみを移動させて検査させても良い。

20 【0149】複数の素子基板を検査する際には、検査する度に検査する素子基板と素子基板に接続される駆動回路を電氣的に接続し直す必要がある。なお、この時用いられる素子基板側の接続端子は、検査用の端子を予め設けておいても良いが、最終的にFPCにより外部と接続する際に用いる端子を用いることも可能である。

【0150】〔実施例8〕本発明の検査法を用いて検査した後で作製された発光装置は、自発光型であるため液晶ディスプレイに比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電気器具の表示部に用いることができる。例えば、TV放送等を大画面で鑑賞するには対角30インチ以上(典型的には40インチ以上)の電気器具(発光装置を筐体に組み込んだ電気器具)の表示部として用いることができる。

30 【0151】なお、発光装置には、パソコン用ディスプレイ、TV放送受信用ディスプレイ、広告表示用ディスプレイ等の全ての情報表示用ディスプレイが含まれる。また、その他にも様々な電気器具の表示部として本発明の検査方法を用いた発光装置を用いることができる。

40 【0152】その様な本発明の電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンボ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはデジタルビデオディスク(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電気器具の具体例を図13、図14に示す。

50 【0153】図13(A)は表示用ディスプレイであり、筐体1301、支持台1302、表示部1303等

を含む。本発明の発光装置は表示部1303に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。

【0154】図13(B)はビデオカメラであり、本体1311、表示部1312、音声入力部1313、操作スイッチ1314、バッテリー1315、受像部1316等を含む。本発明の発光装置は表示部1312に用いることができる。

【0155】図13(C)は頭部取り付け型の電気器具の一部(右片側)であり、本体1321、信号ケーブル1322、頭部固定バンド1323、スクリーン部1324、光学系1325、表示部1326等を含む。本発明の発光装置は表示部1326に用いることができる。

【0156】図13(D)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体1331、記録媒体(DVD等)1332、操作スイッチ1333、表示部(a)1334、表示部(b)1335等を含む。表示部(a)1334は主として画像情報を表示し、表示部(b)1335は主として文字情報を表示するが、本発明の発光装置はこれら表示部(a)、(b)1334、1335に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。

【0157】図13(E)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体1341、表示部1342、アーム部1343を含む。本発明の発光装置は表示部1342に用いることができる。

【0158】図13(F)はパーソナルコンピュータであり、本体1351、筐体1352、表示部1353、キーボード1354等を含む。本発明の発光装置は表示部1353に用いることができる。

【0159】なお、将来的にEL材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。

【0160】また、上記電気器具はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。EL材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。

【0161】また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。

【0162】ここで図14(A)は携帯電話であり、本体1401、音声出力部1402、音声入力部140

3、表示部1404、操作スイッチ1405、アンテナ1406を含む。本発明の発光装置は表示部1404に用いることができる。なお、表示部1404は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。また、周囲が暗い場合印可する電圧を下げて、輝度を下げれば低電力化により有効である。

【0163】また、図14(B)は音響再生装置、具体的には車載用オーディオであり、本体1411、表示部1412、操作スイッチ1413、1414を含む。本発明の発光装置は表示部1412に用いることができる。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部1412は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。

【0164】図14(C)はデジタルカメラであり、本体1421、表示部(A)1422、接眼部1423、操作スイッチ1424、表示部(B)1425、バッテリー1426を含む。本発明の発光装置は、表示部(A)1422、表示部(B)1425にて用いることができる。また、表示部(B)1425を、主に操作パネルとして用いる場合、黒色の背景に白色の文字を表示することで消費電力を抑えることができる。

【0165】また、本実施例にて示した電気器具においては、消費電力を低減するための方法としては、外部の明るさを感知するセンサ部を設け、暗い場所で使用する際には、表示部の輝度を落とすなどの機能を付加するなどといった方法が挙げられる。

【0166】以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例1~実施例7に示したいずれの構成を適用しても良い。

【0167】

【発明の効果】本発明の検査方法によって、素子基板を発光装置として完成させ実際に表示を行わなくても、素子基板が良品か不良品かの区別をつけることが可能になり、不良品を以降の製造プロセスからはずすことができる。その結果、製造コストの低減及び歩留まりの向上に寄与することができる。

【図面の簡単な説明】

【図1】 本発明の検査装置を示す図。

【図2】 本発明の素子基板及び対向検出基板の画素構造を示す図。

【図3】 本発明の検査による評価法を示す図。

【図4】 発光装置を作製する方法を示す図。

【図5】 発光装置を作製する方法を示す図。

【図6】 発光装置を作製する方法を示す図。


【図7】 本発明を用いて検査した素子基板の上面

図。

- 【図8】 本発明に用いた対向検出基板の上面図。
 【図9】 本発明の検査方法を示す図。
 【図10】 発光装置の画素の回路図。
 【図11】 本発明の対向検出基板の構成を示す図。
 【図12】 本発明の対向検出基板の構成を示す図。
 【図13】 発光装置を用いた電気器具。

*


【図1】




101:電磁波源 102:対向検出基板 103:信号線 104:電源
 105:画素 106:対向部 107:駆動回路(A) 108:駆動回路(B)
 110:ゲート用TFT 111:ゲート信号線 112:ソース信号線 113:電流制御用TFT
 114:データ用TFT 115:駆動回路(B) 120:検査用TFT 121:ゲート信号線
 122:データ信号線 123:電流計

- *【図14】 発光装置を用いた電気器具。
 【図15】 本発明の検査法を用いて検査された発光装置。
 【図16】 本発明の検査法を用いて検査された発光装置。

【図2】



【図11】




【図3】


(A)

| | | | | | | |
|----------|----------|----------|----------|--|------------|----------|
| (1, 1) | (2, 1) | (3, 1) | (4, 1) | | (x-1, 1) | (x, 1) |
| (1, 2) | (2, 2) | (3, 2) | (4, 2) | | (x-1, 2) | (x, 2) |
| (1, 3) | (2, 3) | (3, 3) | (4, 3) | | (x-1, 3) | (x, 3) |
| (1, 4) | (2, 4) | (3, 4) | (4, 4) | | (x-1, 4) | (x, 4) |
| | | | | | | |
| | | | | | | |
| (1, y-1) | (2, y-1) | (3, y-1) | (4, y-1) | | (x-1, y-1) | (x, y-1) |
| (1, y) | (2, y) | (3, y) | (4, y) | | (x-1, y) | (x, y) |

(B)




【図9】




901: 電子基板 902: 対向検出基板 903: 電磁波源
904: 測定電極 905: 対向検出電極 906: 電流計 908: 駆動回路

【図4】


(A) 島状半導体層、ゲート絶縁膜、ゲート電極用第1・第2の導電膜の形成



(B) 第1のエッチング処理、第1のドーピング処理




(C) 第2のエッチング処理




5001: 基板
5002: 下地膜
5003~5006: 半導体層
5007: ゲート絶縁膜
5008: 第1の導電膜
5009: 第2の導電膜
5010: レジストマスク
5011~5016: 第1の形状の導電膜
5017~5024: 第1の不純物領域
5025~5031: 第2の形状の導電膜
5025a~5031a: 第1の導電膜
5025b~5031b: 第2の導電膜

【図7】




702:スイッチング用TFT 703:ゲート信号線 704a, b:ゲート電極 705:ドレイン配線
706:電流制御用TFT 707:ゲート電極 708:ドレイン配線 709:ドレイン電極
710:ドレイン配線 711:画素電極 712:保持容量 713:半導体膜
714:ドレイン配線 715:画素電極 716:保持容量 717:半導体膜
718:ドレイン配線 719:画素電極 720:保持容量

【図8】




801:検査用TFT 802:ゲート領域 803:ゲート配線 804:ドレイン領域
805:ドレイン配線 806:ゲート電極 807:ゲート信号線 808:対向検出電極


【図10】




【図12】




【図13】



【図14】



【図15】



【図16】

